๋ฐ˜์‘ํ˜•

PCIe๋Š” PCI ๋ฒ„์Šค์˜ ๊ธฐ์ˆ ์ ์ธ ํ•œ๊ณ„๋กœ, ์‹œ๋ฆฌ์–ผ ๋ฐฉ์‹์˜ ๊ทœ๊ฒฉ์œผ๋กœ ๊ฐœ๋ฐœ๋œ ์ธํ„ฐํŽ˜์ด์Šค ์ž…๋‹ˆ๋‹ค.

PCI์™€ PCIe๋Š” ์—„์—ฐํžˆ ๋‹ค๋ฅธ ๊ธฐ์ˆ ์ด๋ฉฐ, PCI ๋ณด๋“œ ํ˜ธํ™˜์„ฑ์ฒ˜๋Ÿผ PCI์™€ PCIe์˜ ํ˜ธํ™˜์„ฑ์€ ์ „ํ˜€ ์—†์Šต๋‹ˆ๋‹ค.

๋‹ค๋ฅธ ๋ถ„์•ผ์—์„œ๋„ ๋งˆ์ฐฌ๊ฐ€์ง€๊ฒ ์ง€๋งŒ, ๋จธ์‹  ๋น„์ „ ์‚ฐ์—…์—์„œ๋Š” ์„ผ์„œ์˜ ์„ฑ๋Šฅ์ด ํ–ฅ์ƒ๋˜๋ฉด์„œ ํ•ด์ƒ๋„์™€ ์ถœ๋ ฅ ์†๋„๊ฐ€ ์ฆ๊ฐ€ํ•˜์—ฌ ๋ฐ์ดํ„ฐ ์ฒ˜๋ฆฌ๋Ÿ‰์ด ๋Š˜์–ด๋‚˜๊ฒŒ ๋์Šต๋‹ˆ๋‹ค.

๋Œ€์šฉ๋Ÿ‰ ๋ฐ์ดํ„ฐ ์ฒ˜๋ฆฌ๋ฅผ ์œ„ํ•ด ํ”„๋ ˆ์ž„ ๊ทธ๋ž˜๋ฒ„๋„ ์ฒ˜๋ฆฌ ํšจ์œจ์„ ๋†’์—ฌ์•ผ ํ–ˆ์œผ๋ฉฐ, ๊ทธ์— ๋”ฐ๋ผ PCIe ๋ณด๋“œ๊ฐ€ ๋งŽ์ด ๊ฐœ๋ฐœ๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

๊ทธ๋ฆฌ๊ณ  ๋Œ€๋ถ€๋ถ„์˜ PCI ํƒ€์ž…์˜ ํ”„๋ ˆ์ž„ ๊ทธ๋ž˜๋ฒ„๋“ค์€ ํŠน์ˆ˜ ๋ถ„์•ผ๋ฅผ ์ œ์™ธํ•˜๊ณ ๋Š” ๊ฑฐ์˜ ๋‹จ์ข…๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

๋‹ค์Œ ๊ทธ๋ฆผ์€ ๋ฉ”์ธ๋ณด๋“œ์˜ PCIe ์Šฌ๋กฏ์ž…๋‹ˆ๋‹ค.

  


< PCIe Slot >

์ถœ์ฒ˜ : https://ko.m.wikipedia.org/wiki/%ED%8C%8C%EC%9D%BC:PCIExpress.jpg

https://commons.wikimedia.org/wiki/File:Various_PCIe_Slots.jpg


PCIe๋Š” ๋‹ค์–‘ํ•œ ๊ทœ๊ฒฉ์ด ์žˆ์œผ๋ฉฐ, ๋ฐฐ์†์œผ๋กœ ํ‘œ๊ธฐํ•ฉ๋‹ˆ๋‹ค. ๋˜ํ•œ Gen2.0, Gen3.0 ๋ฒ„์ „์— ๋”ฐ๋ผ ์ „์†ก๋Ÿ‰์ด ๋‹ฌ๋ผ์ง‘๋‹ˆ๋‹ค.

๊ทœ๊ฒฉ์ด ๋‹ค์–‘ํ•ด ์–ด๋–ป๊ฒŒ ํ™•์ธํ• ๊นŒ ๊ฑฑ์ •ํ• ์ˆ˜๋„ ์žˆ๊ฒ ์ง€๋งŒ, ๋‹คํ–‰ํžˆ๋„ ๋ฉ”์ธ๋ณด๋“œ์—๋Š” ์Šฌ๋กฏ ์˜†์— ์ž‘์€ ๊ธ€์”จ๋กœ ๋ฐฐ์†๊ณผ ๋ฒ„์ „์ด ํ‘œ๊ธฐ๋˜์–ด ์žˆ์Šต๋‹ˆ๋‹ค.

ํ•œ๊ฐ€์ง€ ์ฃผ์˜ํ•  ์ ์€ BIOS ์„ค์ •์— ๋”ฐ๋ผ ์Šฌ๋กฏ์˜ ์„ฑ๋Šฅ์ด ๋ณ€๋™๋  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.

์˜ˆ๋ฅผ ๋“ค์–ด, ์–ด๋–ค ์Šฌ๋กฏ์ด x16 Gen 3.0 ์ด์ง€๋งŒ BIOS ์„ค์ •์— ๋”ฐ๋ผ ์‹ค์ œ ๋™์ž‘์€ x16 Gen 2.0์œผ๋กœ ๋™์ž‘ํ•˜๋Š” ๊ฒฝ์šฐ๊ฐ€ ์žˆ์Šต๋‹ˆ๋‹ค.

๋˜๋Š” x8 ์Šฌ๋กฏ์ด์ง€๋งŒ x4๋กœ ๋™์ž‘ํ•˜๋Š” ๊ฒฝ์šฐ๊ฐ€ ์žˆ์Šต๋‹ˆ๋‹ค. 

๋”ฐ๋ผ์„œ ๋จธ์‹  ๋น„์ „์—์„œ๋Š” ๋ฉ”์ธ ๋ณด๋“œ ์‚ฌ์–‘๋งŒ ๋ณผ ๊ฒƒ์ด ์•„๋‹ˆ๋ผ ์‹ค์ œ๋กœ ์นด๋ฉ”๋ผ๋ฅผ ์—ฐ๊ฒฐํ•˜์—ฌ ์„ฑ๋Šฅ ํ…Œ์ŠคํŠธ๋ฅผ ํ•ด์•ผํ•ฉ๋‹ˆ๋‹ค.

๋‹ค์Œ์€ ๋Œ€์—ญํญ์„ ์•Œ์•„๋ณด๊ฒ ์Šต๋‹ˆ๋‹ค.

PCIe๋Š” ๋ฒ„์ „ ๋ฐ Lane ์ˆ˜์— ๋”ฐ๋ผ ๋Œ€์—ญํญ์— ์ฐจ์ด๊ฐ€ ์žˆ์Šต๋‹ˆ๋‹ค. 

์˜ˆ๋ฅผ ๋“ค์–ด, ๊ฐ™์€ ๋ฐฐ์†์˜ ์Šฌ๋กฏ์ด๋ผ๋„ ๋ฒ„์ „์— ๋”ฐ๋ผ ๋Œ€์—ญํญ์ด ๋‹ค๋ฅด๊ณ , ๊ฐ™์€ ๋ฒ„์ „์˜ ์Šฌ๋กฏ์ด๋ผ๋„ ๋ฐฐ์†์— ๋”ฐ๋ผ ๋Œ€์—ญํญ์ด ๋‹ค๋ฆ…๋‹ˆ๋‹ค.

์ผ๋ฐ˜์ ์œผ๋กœ ๊ทธ๋ž˜ํ”ฝ ์นด๋“œ๋Š” PCIe x16 3.x ๋ฒ„์ „์˜ ์Šฌ๋กฏ์ด ๋งŽ์ด ์‚ฌ์šฉ๋ฉ๋‹ˆ๋‹ค.

๊ทธ๋ฆฌ๊ณ  PCIe 4.0 ๊ทœ๊ฒฉ์€ ์ด๋ฏธ ๋ฐœํ‘œ๋˜์—ˆ์œผ๋ฉฐ, ์ด ์Šฌ๋กฏ์ด ํƒ‘์žฌ๋œ ๋ฉ”์ธ๋ณด๋“œ๋„ ์ถœ์‹œ๋˜์—ˆ์ง€๋งŒ ์•„์ง๊นŒ์ง€ ๋Œ€์ค‘ํ™” ๋˜์–ด ๋ณด์ด์ง„ ์•Š์Šต๋‹ˆ๋‹ค.
(๋จธ์‹  ๋น„์ „ ์‚ฐ์—…์—์„œ๋„ ์•„์ง PCIe 4.0 ๋ฉ”์ธ๋ณด๋“œ ๋ฐ ํ”„๋ ˆ์ž„ ๊ทธ๋ž˜๋ฒ„๋„ ๋ณด์ง€๋Š” ๋ชปํ–ˆ์Šต๋‹ˆ๋‹ค.)

์•ž์œผ๋กœ๋Š” PCIe 5.0 ๊ทœ๊ฒฉ์ด ๋ฐœํ‘œ๋˜์–ด ๋”์šฑ ๋น ๋ฅธ ์ธํ„ฐํŽ˜์ด์Šค๋ฅผ ์ œ๊ณตํ•  ๊ณ„ํš์ด๋ผ๊ณ  ํ•ฉ๋‹ˆ๋‹ค.


๋งˆ์ง€๋ง‰์œผ๋กœ PCIe ์Šฌ๋กฏ์˜ ํ˜ธํ™˜์„ฑ์„ ํ™•์ธํ•˜๊ฒ ์Šต๋‹ˆ๋‹ค.

PCI ๋ณด๋“œ์™€ ๋งˆ์ฐฌ๊ฐ€์ง€๋กœ, PCIe ๋ณด๋“œ๋„ ์Šฌ๋กฏ์— ๋ฐ”๋กœ ๊ฝ‚ํžˆ์ง€ ์•Š์Šต๋‹ˆ๋‹ค.

๋ฐ˜๋“œ์‹œ ์Šฌ๋กฏ์˜ ๋ฐฐ์†์ด ๋ณด๋“œ์˜ ๋ฐฐ์†๋ณด๋‹ค ๊ฐ™๊ฑฐ๋‚˜ ๋†’์•„์•ผํ•ฉ๋‹ˆ๋‹ค. ์ฆ‰, ๋ณด๋“œ๊ฐ€ ๊ฝ‚ํž ์ •๋„๋กœ ์Šฌ๋กฏ์˜ ๊ธธ์ด๊ฐ€ ๊ธธ๋ฉด ํ˜ธํ™˜์ด ๋œ๋‹ค๊ณ  ๋ณด๋ฉด ๋˜๊ฒ ์Šต๋‹ˆ๋‹ค.



๋ฐ˜์‘ํ˜•

'Computer > ETC' ์นดํ…Œ๊ณ ๋ฆฌ์˜ ๋‹ค๋ฅธ ๊ธ€

PCI (Peripheral Component Interconnect) Bus  (0) 2018.11.01
ํ”„๋กœ์„ธ์Šค(Process) ์ด์•ผ๊ธฐ  (0) 2018.09.28
CPU ์ด์•ผ๊ธฐ  (0) 2018.09.28